Увеличение объема памяти ЗУ

С использованием описанных структур можно строить память с любым заданным объемом информации. Однако на практике приходится иметь дело со стандартным рядом ИС, организация и объем памяти которых заданы. Как правило, эти показатели не со­впадают с требованиями конкретной аппаратуры, и встает задача построения на ИС ЗУ заданной организации ЗУ с требуемой орга­низацией

Для этой цели используются два технических решения: нара­щивание разрядности хранимых слов; наращивание числа храни­мых слов. Используя одновременно оба этих метода, можно уве­личить как разрядность, так и количество хранимой информации.

Увеличить разрядность хранимых в памяти слов можно парал­лельным включением нескольких одинаковых ИС. На рис. 8.3. по­казано построение ЗУ с организацией  бит на основе ИС с организацией . Для этого один и тот же адрес необходимо подать одновременно на адресные входы 4-х ИС. С выхода D0 каж­дой ИС по указанному адресу будет считан 1 бит информации. Следовательно, подключив выходы ИС к соответствующим разря­дам 4-х разрядной шины, с последней можно считать 4-х разрядное слово. Таким образом, наращивание разрядности хранимых инфор­мационных слов не требует применения дополнительных технических средств и может быть выполнено простым соединением имею­щихся ИС.

Сложнее обстоит дело при необходимости увеличения количе­ства хранимых в памяти слов. Ранее отмечалось, что количество хранимых в памяти кодовых слов однозначно связано с разрядно­стью используемого адресного слова. Поэтому его увеличение тре­бует увеличения разрядности шины адреса. Однако, так как раз­рядность адресного слова для конкретного типа ИС задана, решить эту задачу без привлечения дополнительных аппаратных средств не представляется возможным.

Практически задача увеличения количества хранимых слов ре­шается с использованием дополнительного дешифратора, предна­значенного для формирования сигнала разрешения работы не­скольким параллельно включенным по выходам ИС. Данное решение иллюстрируется рис. 8.4. на котором показано выпол­нение памяти  на основе ИС с собственной организацией . Для обращения к объему памяти в 4К необходимо 12-раз­рядное адресное слово. Интегральная схема заданного типа управ­ляется 10-разрядным адресным словом. Два старших разряда ад­реса А11 и А10  подаются на адресные входы дополнительного де­шифратора, выходы которого подсоединены к входам  соответ­ствующих ИС. Поэтому при подаче адреса дешифратор старших разрядов из четырех ИС выберет только ту, в которой хранится нужная информация. Выходы остальных ИС будут отключены от выходной шины данных, с которой будет считана только соответ­ствующая поданному адресу информация.